
LVCST12

Hardware Version 1.10

Benutzerhandbuch

20. Juni 2008

Copyright (C)2003-2008 by
ELMICRO Computer GmbH & Co. KG
Hohe Str. 9-13 D-04107 Leipzig
Telefon: +49-(0)341-9104810
Fax: +49-(0)341-9104818
Email: leipzig@elmicro.com
Web: <http://elmicro.com>

Dieses Handbuch wurde sorgfältig erstellt und geprüft. Trotzdem können Fehler und Irrtümer nicht ausgeschlossen werden. ELMICRO übernimmt keinerlei juristische Verantwortung für die uneingeschränkte Richtigkeit und Anwendbarkeit des Handbuchs und des beschriebenen Produktes. Die Eignung des Produktes für einen spezifischen Verwendungszweck wird nicht zugesichert. Die Haftung des Herstellers ist in jedem Fall auf den Kaufpreis des Produktes beschränkt. Eine Haftung für eventuelle Mangelfolgeschäden wird ausgeschlossen.

Produkt- und Preisänderungen bleiben, auch ohne vorherige Ankündigung, vorbehalten.

Die in diesem Handbuch erwähnten Software- und Hardwarebezeichnungen sind in den meisten Fällen auch eingetragene Warenzeichen und unterliegen als solche den gesetzlichen Bestimmungen. Es kann aus dem Fehlen einer besonderen Kennzeichnung nicht darauf geschlossen werden, daß die Bezeichnung ein freier Warenname ist. Gleiches gilt für Rechte aus Patenten und Gebrauchsmustern.

Inhalt

1. Überblick	3
Technische Daten	3
Lieferumfang	5
2. Schnellstart	6
3. Bestückungsplan	7
4. Jumper und Brücken	8
Jumper	8
Lötbrücken	8
5. Mechanische Abmessungen	10
6. Schaltungsbeschreibung	11
Schaltplan	11
Stromversorgung	11
Reseterzeugung	13
Takterzeugung und PLL	14
Betriebsarten, BDM-Unterstützung	16
Integrierter A/D-Wandler	16
Integrierter D/A-Wandler	18
RS232-Schnittstellen	19
SPI-Bus	21
IIC-Bus	22
Serieller EEPROM	23
Indikator-LED	24
Real Time Clock	25
7. Applikationshinweise	26
Verhalten nach Reset	26
Startup-Code	26
Zusatzinformationen im Web	26

8. Monitorprogramm TwinPEEKs	27
Serielle Kommunikation	27
Autostart Funktion	27
Schreibzugriffe auf Flash EEPROM	27
Redirected Interrupt Vectors	28
Benutzungshinweise	30
Monitorbefehle	30
9. Memory Map	34
Anhang	35
Literatur	35
S-Record Format	35
EMV Hinweise	37

1. Überblick

LVCS12 ist ein einfach anzuwendendes Controller Modul im Scheckkartenformat auf Basis der 16-Bit Mikrocontrollerfamilie HCS12 von Motorola. Das LVCS12 Modul erleichtert die Evaluierung des Mikrocontrollerbausteins und ist eine schnell verfügbare, kostengünstige Ausgangsbasis für die Realisierung kleiner bis mittlerer Serienanwendungen.

Auf dem Modul LVCS12 kommt eine leistungsstarke MCU vom Typ MC9S12E128 zum Einsatz. Dieser Mikrocontroller enthält die 16-Bit HCS12 CPU, 128KB Flash, 8KB RAM und eine große Menge integrierter Peripheriefunktionen, wie SCI (3x), SPI, IIC, Timer, PWM, ADC, DAC und Input-/Output-Kanäle. Der MC9S12E128 ist vollständig mit 16 Bit breiten internen Datenpfaden ausgestattet. Die integrierte PLL-Schaltung ermöglicht es, Performance und Strombedarf auf einfache Weise den jeweiligen Anforderungen anzupassen.

Die für die HCS12-Controller erhältliche umfassende Softwareunterstützung (Monitor, C-Compiler, BDM-Debugger) erleichtert die Entwicklung von Embedded Systemen jeglicher Art.


Technische Daten

- MCU MC9S12E128 im LQFP112 Package (SMD)
- HCS12 16-Bit CPU, Programmiermodell und Befehlssatz wie beim HC12
- 14,7456 MHz Quarztakt, bis zu 25 MHz Bustakt über PLL
- 128 KB Flash
- 8 KB RAM
- 3x SCI - asynch. serial Interface (z.B. RS232, LIN)
- 1x SPI - synch. serial Interface
- 1x IIC - Inter-IC-Bus
- 12x 16-Bit Timer (Input Capture/Output Compare)
- 12x PWM (Pulse Width Modulator)

- 16-Kanal 10-Bit A/D-Wandler
- 2-Kanal 8-Bit D/A-Wandler
- Integrierte LVI-Schaltung (Reset Controller)
- BDM-Anschluß für Download und Debugging
- Zwei serielle Interfaces mit RS232-Treiber ausgerüstet, z.B. für PC-Verbindung
- Zweiter serieller Port auch für Direktansteuerung serieller LC-Displays geeignet
- Dritter serieller Port mit CMOS Logikpegel verfügbar
- Real Time Clock (RTC) mit Zeit- und Kalender- und Alarmfunktionen, Software-kalibrierbar zur Erhöhung der Ganggenauigkeit, gepuffert mit 3V-LiMn-Zelle
- 256 kBit Seriell-EEPROM
- DAC-Kanäle mit Ausgangsverstärker (Breitband-OV)
- Indikator-LED
- Resettaster
- bis zu 87 freie Ein-/Ausgabeleitungen, alle I/O-Anschlüsse sind auf seitliche Steckverbinder herausgeführt
- Betriebsspannung 3,3V oder 5V, typ. Stromaufnahme ca. 50 mA
- Abmessungen 54mm x 86mm

Lieferumfang

- Controller Modul mit MC9S12E128
- TwinPEEKs Monitorprogramm (im Flash Speicher der MCU)
- RS232 Anschlußkabel (Sub-D9)
- Randsteckverbinder (zwei 50-polige Stiftleisten)
- Hardwarehandbuch (dieses Dokument)
- Schaltplan
- CD-ROM: enthält Assemblersoftware, verschiedene Datenblätter, CPU12 Reference Manual, Softwarebeispiele, C-Compiler Demoversion u.v.m.



Controller Modul LVCS12

2. Schnellstart


Kein Mensch liest gern dicke Handbücher. Daher hier die wichtigsten Hinweise in Kürze. Wenn Sie sich jedoch über ein Detail einmal nicht sicher sind, dann informieren Sie sich am Besten in den nachfolgenden Kapiteln.

Und so können Sie beginnen:


- Überprüfen Sie die Baugruppe zuerst auf offenkundige Transportschäden.
- Verbinden Sie das Controller Modul via RS232 mit Ihrem PC. Die Verbindung zwischen LVCS12 (Schnittstelle SER0, Steckverbinder X3) und PC erfolgt über das mitgelieferte 10-pol. Flachbandkabel.
- Starten Sie auf dem PC ein Terminalprogramm. Ein einfaches Programm wie OC-Console (kostenlos auf unserer Website!) reicht aus.
- Stellen Sie die Baudrate auf **19200** Baud. Schalten Sie alle zusätzlichen Protokolle (Hard- und Softwarehandshake) aus.
- Schließen Sie die (stabilisierte!) Versorgungsspannung an den Einplatinenrechner an, z.B. hier:
- Masse an X2 Pin 2
- +5V an X2 Pin 1
- Vergewissern Sie sich **zuvor** von der richtigen Spannung und Polarität!
- Daraufhin startet das Monitorprogramm und zeigt eine kurze Systemmeldung an. Mit Ausgabe des Promptzeichens erwartet es Ihre Anweisungen.

Wir wünschen Ihnen viel Erfolg bei Ihrer Arbeit mit LVCS12!

3. Bestückungsplan



Lageplan Bestückungsseite



Lötbrücken auf der Platinenrückseite

4. Jumper und Lötbrücken

Jumper

Auf dieser Baugruppe sind keine Jumper vorhanden.

Lötbrücken

Die folgenden Lötbrücken befinden sich auf der Unterseite der Platine (vergl. Lageplan auf vorhergehender Seite):

BR1: VRH

offen	externe Einspeisung VRH erforderlich
geschl.*	VRH on-board mit VDDA (VCC) verbunden

BR2: RxOUT

1-2*	R1OUT/R2OUT treibt PS0/PS2
2-3	R1OUT/R2OUT disabled (Tristate)

BR3: SHDN

1-2*	IC3 immer aktiv (/SHDN = H)
2-3	IC3 wird über PP5 aktiviert/deaktiviert

BR4, BR5: RS232 TxD/RxD Select (SER1/X4)

1-2*	RS232 als "Device" konfiguriert (für Verbindung zu einem PC)
2-3	RS232 als "Host" konfiguriert (für Verbindung zu seriellem LCD o.ä.)

* = Standardeinstellung

BR6: LCD Power Supply (SER1/X4)

- | | |
|---------|--|
| offen* | VCC nicht am RS232 Anschluß SER1 verfügbar
(normale Belegung) |
| geschl. | VCC am RS232 Port SER1 verfügbar
(Pin9 des Sub-D Steckers) |

BR7: RRTC

- | | |
|---------|------------------------------------|
| offen* | RTC kann kein Systemreset erzeugen |
| geschl. | RTC kann Systemreset erzeugen |

* = Standardeinstellung

5. Mechanische Abmessungen

Die folgende Tabelle gibt die mechanischen Dimensionen des LVCS12 Controller Moduls wieder. Die Angaben dienen als Orientierung beim Entwurf von Trägerplatinen/-baugruppen (Achtung: Angaben stets an den gelieferten Baugruppen nachprüfen - keine Haftung für Druckfehler!).

Die "südwestliche" Ecke der Platine bildet den Koordinatenursprung. Die Lage der Platine ist horizontal, wie im Bestückungsplan (s.o.) dargestellt.

Alle Angaben zu Bohrungen (B) beziehen sich auf die Mitte, bei Steckverbindern (X) auf die Lage von Pin 1.

	X in Zoll	Y in Zoll
X1	0,150	1,575
X2	2,775	0,725
X3	3,150	0,675
X4	3,150	1,825
X5	0,400	1,900
X6	0,400	0,100
X7	0,15	0,950
B1	0,150	0,150
B2	0,150	1,950
B3	3,250	1,050
PCB	3,400	2,100

6. Schaltungsbeschreibung

Bitte beachten Sie: Dieses Hardwarehandbuch kann nur einige *spezifische* Hinweise geben. Die Behandlung *allgemeiner* Techniken zur Programmierung des Controllers in Assembler bzw. Hochsprachen würden Umfang und Ziel dieses Handbuchs sprengen. Die meisten Antworten finden Sie beim (unerläßlichen) Studium der Datenblätter und Referenzhandbüchern der Halbleiterhersteller.

Die im Text eingestreuten Beispielprogramme dienen lediglich der Demonstration. Für die Korrektheit und die Eignung für eine bestimmte Aufgabe können wir *keine Garantie* geben!

Schaltplan

Damit alle Details gut lesbar bleiben, liegt der Schaltplan im A4-Format separat bei.

Stromversorgung

Der Mikrocontroller (IC1) verfügt über drei Anschlußpaare zur Zuführung der Versorgungsspannung: VDDR/VSSR, VDDX/VSSX und VDDA/VSSA. Die Betriebsspannung (Bezeichnung im Schaltplan: VCC) beträgt nominal 3 bis 5 Volt, intern arbeitet der Prozessor jedoch mit 2,5 Volt. Der hierzu erforderliche Spannungsregler ist bereits in der MCU integriert.

Die Spannungsreduzierung im Core ist in erster Linie erforderlich durch die geringen Strukturbreiten des Fertigungsprozesses (0,25µm und kleiner). Von außen verhält sich der HCS12 jedoch wie ein 5V-Baustein, da an den Ein-/Ausgabepins Pegelwandler vorhanden sind. Eine Ausnahme stellen die Anschlüsse für Oszillator und PLL dar, näheres dazu unten.

Die drei genannten Versorgungsanschlußpaare müssen sorgfältig entkoppelt werden. In unmittelbarer Nähe der Pins befindet sich daher je ein 100nF-Keramikkondensator (C15, C16, C17), dem zusätzlich ein

10 μ F Elektrolytkondensator parallel geschaltet wird (C5, C6, C7). Besonderes Augenmerk muß auf die Entkopplung des VDDA-Pfades gelegt werden, da der interne Spannungsregler aus dieser Spannung seinen Referenzwert ableitet.

Die interne 2,5-Volt-Corespannung wird an mehreren Stellen nach außen geführt, um sie dort ebenfalls entkoppeln zu können. Hierzu sind an den Anschlußpaaren VDD1/VSS1, VDD2/VSS2 sowie VDDPLL/VSSPLL weitere Keramikkapazitäten vorgesehen (C19, C20, C21). Eine statische Belastung der internen Betriebsspannung durch externe Schaltungskomponenten ist nicht statthaft! Das gilt grundsätzlich auch für VDDPLL, die als Referenzpunkt für die extern angeschlossene PLL-Filterkombination (R3, C3, C4) dient.

In die Domäne der Versorgungsspannungen fällt auch die Referenzspannung für die integrierten Analog-Digital-Wandler. Die untere Referenzspannungsgrenze wird über den Anschluß VRL festgelegt, welcher hier (wie meist üblich) auf Massepotential liegt. Die obere Referenzspannung VRH ist über die Lötbrücke BR1 mit VDDA verbunden, C18 dient hier zur Entkopplung. Um die Auflösung der internen 10-Bit A/D-Wandler voll auszuschöpfen, kann eine externe Referenzspannung eingespeist werden. In diesem Fall ist BR1 zu öffnen. VRH darf jedoch VDDA niemals übersteigen.

Der TEST-Pin wird nur werkseitig bei Motorola verwendet, in Anwenderschaltungen ist dieser Pin stets mit dem Massepotential zu verbinden.

Reseterzeugung

/RESET ist der bidirektionale, L-aktive Resetpin der MCU. Als Eingang dient er zur Initialisierung der MCU beim Einschalten. Als Open-Drain-Ausgang signalisiert er, dass innerhalb der MCU ein Resetereignis stattgefunden hat. Die HCS12 MCU enthält bereits Schaltungen für Power-On Reset, COP (Watchdog) and Clock Monitor Reset. Zusätzlich ist im MC9S12E128 eine LVI-Schaltung enthalten, welche die Aufgabe hat, zuverlässig Reset auszulösen, sobald die Versorgungsspannung der MCU unter den zulässigen Mindestwert gefallen ist.

Optional kann IC2 als zusätzlicher, externer LVI-Schaltkreis eingesetzt werden. der Ausgang von IC2 ist als Open-Drain Ausgang ausgeführt, um Kollisionen mit dem bidirektionalen Resetpin der MCU zu vermeiden. Im inaktiven Zustand stellt sich an /RESET H-Pegel ein. IC2 enthält dazu einen integrierten Pull-Up Widerstand (ca. 5kOhm). R6 hingegen entfällt bei Bestückung der Option IC2.

Der von IC2 generierte Resetimpuls hat eine Dauer von ca. 250ms (mindestens jedoch 140ms). Es ist wichtig zu bemerken, dass dieser Impuls nur bei einem Power-On-Ereignis wirksam wird. Die MCU-internen Resetimpulse werden von IC2 hingegen nicht gedehnt, denn sonst wäre die MCU nicht mehr in der Lage, die korrekte Resetquelle zu ermitteln. Die Konsequenz wäre sonst u.U. ein Programmabsturz durch die Verwendung eines falschen Resetvektors. Es ist daher ebenso wichtig, niemals größere Kapazitäten an die Resetleitung des HCS12 anzuschliessen, denn der resultierende Effekt wäre der selbe.

Takterzeugung und PLL

Der On-Chip Oszillator des MC9S12Exx kann den primären Takt (OSCCLK) mit Hilfe eines Quarzes (Q1) erzeugen, der an die Pins EXTAL und XTAL angeschlossen wird. Der zulässige Frequenzbereich ist 0,5 bis 16 MHz. Wie üblich sind zwei Lastkapazitäten (C1, C2) Teil der Oszillatorschaltung. Die Anordnung ist jedoch modifiziert, wenn man die Schaltung mit der Standard-Pierce Konfiguration vergleicht, wie sie beim HC11 und den meisten HC12-Typen verwendet wurde.

Der MC9S12Exx verwendet einen Colpitts-Oszillator mit translated Ground. Der Hauptvorteil dieser Oszillatorschaltung ist eine sehr geringe Leistungsaufnahme, dafür ist die Komponentenwahl um einiges kritischer. Auf dem LVCS12 Modul finden ausgewählte Quarze und Last-Cs mit geringer Kapazität Verwendung. Darüber hinaus wurde beim Design besonders auf die Minimierung von parasitären Kapazitäten geachtet, die sich nachteilig auf die Signale EXTAL und XTAL auswirken könnten.

Mit einem OSCCLK von 14,7456 MHz ergibt sich ein Default-Bustakt (ECLK) von 7,3728 MHz. Zur Erreichung höherer Taktfrequenzen bedient man sich der PLL-Schaltung des HCS12. Der MC9S12Exx kann intern mit bis zu 25 MHz Bustakt arbeiten.

An den Controllerpin XFC wird eine Tiefpassfilterkombination angeschlossen, sie besteht aus den Bauelementen R3, C3 und C4. Ihre Aufgabe ist die Verminderung der Welligkeit des VCO-Signals. Falls die PLL unbenutzt bleibt, kann XFC mit VDDPLL verbunden werden, andernfalls bildet VDDPLL den Bezugspotenzial für den Filter.

Die Wahl der Filterkomponenten ist stets ein Kompromiss zwischen Einschwingzeit und Stabilität der Schleife. 5 bis 10kHz Bandbreite und ein Dämpfungsfaktor von 0,9 sind gute Startwerte für die Berechnung. Beispiel: Mit einer Quarzfrequenz von 16 MHz und einem gewünschten Busclock von 24 MHz ergibt sich eine mögliche Auswahl zu $R3=4,7k$ und $C3=22nF$. $C4$ sollte etwa $(1/20-1/10) \times C3$ betragen, hier also $2,2nF$. Das Kapitel "XFC Component Selection" im MC9S12DP256B Device User Guide illustriert die erforderlichen Rechenschritte.

Das folgende Listing zeigt die erforderlichen Initialisierungsschritte für die PLL:

```
//=====
// File: S12_CRG.C - V1.00
//=====

/-- Includes -----
#include <mc9s12dp512.h>
#include "s12_crg.h"

/-- Code -----

void initPLL(void) {

    CLKSEL &= ~BM_PLLSEL;           // make sure PLL is *not* in use
    PLLCTL |= BM_PLLON+BM_AUTO;     // enable PLL module, Auto Mode
    REFDV = S12_REFDV;              // set up Reference Divider
    SYNCR = S12_SYNR;               // set up Synthesizer Multiplier
    // the following dummy write has no effect except consuming some cycles,
    // this is a workaround for erratum MUCTS00174 (mask set 0K36N only)
    // CRGFLG = 0;
    while((CRGFLG & BM_LOCK) == 0) ; // wait until PLL is locked
    CLKSEL |= BM_PLLSEL;           // switch over to PLL clock
}

//=====
```

R5 dient dazu, /XCLKS während Reset auf H-Pegel zu halten, um die gewünschte Colpitts-Oszillatorconfiguration auszuwählen. Hat /XCLKS während Reset L-Pegel, dann befindet sich der Oszillator des MC9S12Exx im Pierce-Mode (andere Beschaltung!). Alternativ zur Takterzeugung mit Q1 kann dann über den EXTAL-Pin des MC9S12Exx ein externer Takt eingespeist werden.

Achtung: die verschiedenen HCS12-Typen haben z.T. unterschiedliche Funktionalität hinsichtlich des /XCLKS-Pins.

Betriebsarten, BDM-Unterstützung

Drei Pins des HCS12 dienen der Auswahl der MCU-Betriebsart: MODA, MODB und BKGD (=MODC). MODA und MODB werden durch die Widerstände R1 und R2 auf L-Pegel gebracht, um Single Chip Mode auszuwählen. BKGD ist über R7 mit H-Pegel verbunden, damit die MCU im Normal Single Chip Mode startet. Dies ist die übliche Betriebsart zur Abarbeitung von Anwendungsprogrammen.

Die HCS12 Betriebsart, welche für Download und Debugging genutzt wird, heisst Background Debug Mode (BDM). BDM ist direkt nach Reset aktiv, wenn die MCU im Special Single Chip Mode betrieben wird. Dies wird erreicht, indem - zusätzlich zu MODA und MODB - auch die BKGD-Leitung während Reset vorübergehend auf L-Pegel gebracht wird.

Zwischen beiden Modi kann man leicht umschalten, da sich lediglich der Resetzustand der BKGD-Leitung unterscheidet. Ein BDM-Pod, welches am Steckverbinder X1 angeschlossen wird, kann die Umschaltung automatisch vornehmen, und macht einen mechanischen Umschalter überflüssig. Das BDM-Pod wäre ohnehin notwendig zum BDM-basierten Download von Software bzw. als Debugger, gesteuert von Software auf einem (Entwicklungs-) PC.

Integrierter A/D-Wandler

Der MC9S12Exx verfügt über ein integriertes Analog/Digital-Wandler Modul mit einer Auflösung von max. 10 Bit. Das Modul (ATD) hat 16 gemultiplexte Eingänge.

Die Referenzspannung VRH legt die obere Grenze der Eingangsspannung aller A/D-Kanäle fest, sie ist auf dem LVCS12 Modul ab Werk über BR1 mit VDDA (VCC) verbunden. Durch Öffnen der Lötbrücke BR1 ist es möglich, über X6/42 eine externe Referenzspannung einzuspeisen.

Das folgende Beispielprogramm zeigt die Initialisierungssequenz für das A/D-Wandler Modul ATD und eine Routine zum Erfassen des Spannungswertes eines einzelnen Eingangskanals. Weitere

Beispielroutinen für das integrierte ATD-Modul sind in der Quelltextdatei S12_ATD.C enthalten.

```
//=====
// File: S12_ATD.C - V1.00
//=====

/-- Includes -----
#include "datatypes.h"
#include <mc9s12dp512.h>
#include "s12_atd.h"

/-- Code -----

// Func: Initialize ATD module
// Args: -
// Retn: -
//
void initATD0(void) {

    // enable ATD module
    ATD0CTL2 = BM_ADP0;
    // 10 bit resolution, clock divider=12 (allows ECLK=6..24MHz)
    // 2nd sample time = 2 ATD clocks
    ATD0CTL4 = BM_PRS2 | BM_PRS0;
}

//-----

// Func: Perform single channel ATD conversion
// Args: channel = 0..7
// Retn: unsigned, left justified 10 bit result
//
UINT16 getATD0(UINT8 channel) {

    // select one conversion per sequence
    ATD0CTL3 = BM_S1C;
    // right justified unsigned data mode
    // perform single sequence, one out of 8 channels
    ATD0CTL5 = BM_DJM | (channel & 0x07);
    // wait until Sequence Complete Flag set
    // CAUTION: no loop time limit implemented!
    while((ATD0STAT0 & BM_SCF) == 0) ;
    // read result register
    return ATD0DR0;
}

//-----
```

Integrierter D/A-Wandler

Der MC9S12E128 stellt an den Portpins PM0 und PM1 zwei Analogsignale zur Verfügung. Diese stammen von integrierten D/A-Wandler Modulen (DAC0, DAC1) mit 8 Bit Auflösung. Die DAC Module verfügen über sehr hochohmige Ausgänge, daher ist je Kanal ein Operationsverstärker in Spannungsfolgerkonfiguration nachgeschaltet (IC5A, IC5B). Die Ausgangssignale der Verstärker stehen an X5/45+46 zur Verfügung.

Die zur Bedienung des DAC nötige Software ist einfach, hier ein Beispiel für Kanal 0:

```
//=====
// File: S12_DAC.C - V1.00
//=====

/-- Includes -----

#include "datatypes.h"
#include <mc9s12e128.h>
#include "s12_dac.h"

/-- Code -----

// Func: Initialize DAC0 module
// Args: -
// Retn: -
//
void initDAC0(void) {
    // enable DAC module
    // use right-justified unsigned data
    // output enable
    DAC0D = 0;
    DAC0C0 = BM_DACE | BM_DJM | BM_DACOE;
}

//-----

// Func: set DAC0 output
// Args: 8 bit value
// Retn: -
//
void setDAC0(UINT8 value) {
    DAC0DL = value;
}

//-----
```

Die setDAC0() Funktion sollte - insbesondere bei hohen DAC-Aktualisierungsraten - als Funktionsmakro implementiert werden:

```
#define setDAC0(b) DAC0DL = b
```

RS232-Schnittstellen

Der MC9S12Exx verfügt über drei asynchrone Schnittstellen (SCI0, SCI1, SCI2). Jede dieser Schnittstellen umfaßt zwei Signalleitungen (RXDx, TXDx). Handshakeleitungen sind nicht Bestandteil der SCI-Module des Controllers, sie sind ggf. durch Einbeziehung zusätzlicher I/O-Ports zu realisieren.

Die Signalleitungen von zwei der drei SCI-Schnittstellen sind mit dem RS232-Pegelwandler IC3 verbunden. Wird die RS232-Schnittstelle nicht benötigt, können die Ausgänge R1OUT und R2OUT des IC3 in den hochohmigen Zustand gebracht werden. Hierzu sind die Kontakte 2-3 der Lötbrücke BR2 zu verbinden. Die MCU-Signale PS0 bis PS3 können dann bei Bedarf als zusätzliche I/O-Leitungen verwendet werden.

Zur Verringerung der Stromaufnahme kann IC3 in den Suspend-Mode versetzt werden. Hierzu ist Lötbrücke BR3 in Position 2-3 zu versetzen. Nun kann das MCU-Signal PP5 zur Steuerung des /SHDN-Eingangs des RS232-Pegelwandlers verwendet werden. Ein L-Signal schaltet IC3 in den stromsparenden Suspend-Mode.

Der RS232-Anschluß erfolgt über X3 (SCI0). Dieser Steckverbinder ist so gestaltet, dass durch ein Flachbandkabel mit angecrimpter Sub-D9 Buchse eine direkte Verbindung zu einem PC-COM-Port hergestellt werden kann. Dies gilt für X4 (SCI1) analog, vorausgesetzt die Brücken BR4 und BR5 auf der Platinenunterseite sind in Stellung 1-2 verbunden (Default). Der PC fungiert als Host, das LVCS12 Modul bildet die Deviceseite.

Der umgekehrte Fall tritt z.B. ein, wenn ein serielles LC-Display am X4 betrieben werden soll. Hierbei ist das LVCS12 Modul der Host und das LCD-Modul tritt an die Deviceseite. Die hierzu erforderliche RxD/TxD-Leitungskreuzung wird realisiert durch Konfiguration der Brücken BR4/BR5 in Stellung 2-3. Gleichzeitig kann durch Schließen der Brücke BR6 das serielle LCD mit Betriebsspannung versorgt werden (Achtung: diese Belegung weicht von der RS232 Standardbelegung ab!).

Geeignete serielle, alphanumerische LC-Displays gibt es von einer Vielzahl Anbieter.

Das folgende Codebeispiel zeigt die Ansteuerung von SCI0 mittels Polling:

```
//=====
// File: S12_SCI.C - V1.10
//=====

/-- Includes -----

#include "datatypes.h"
#include <mc9s12dp512.h>
#include "s12_sci.h"

/-- Code -----

void initSCI0(UINT16 bauddiv) {
    SCI0BD = bauddiv & 0x1fff; // baudrate divider has 13 bits
    SCI0CR1 = 0; // mode = 8N1
    SCI0CR2 = BM_TE+BM_RE; // Transmitter + Receiver enable
}

/-----

BOOL testSCI0(void) {
    if((SCI0SR1 & BM_RDRF) == 0) return FALSE;
    return TRUE;
}

/-----

UINT8 getSCI0(void) {
    while((SCI0SR1 & BM_RDRF) == 0) ;
    return SCI0DRL;
}

/-----

void putSCI0(UINT8 c) {
    while((SCI0SR1 & BM_TDRE) == 0) ;
    SCI0DRL = c;
}

/-----
```

SPI-Bus

Der MC9S12E128 verfügt über ein integriertes SPI-Modul (SPI0) zur synchronen, seriellen Kommunikation mit externen Peripheriechips.

SPI0 umfasst die Leitungen MISO, MOSI, SCK und /SS, das sind die MCU-Portleitungen PS4 bis PS7. Diese Signale werden in der Schaltung des LVCS12 Moduls selbst nicht benutzt, sind aber an den seitlichen Stiftleisten präsent.

Das folgende Listing zeigt die Basisfunktionen (Initialisierung, 8-Bit Datentransfer) für den SPI-Port SPI0 (ohne Berücksichtigung von Chipselect-Signalen):

```
//=====
// File: S12_SPI.C - V1.02
//=====

/-- Includes -----
#include "datatypes.h"
#include <mc9s12dp512.h>
#include "s12_spi.h"

/-- Code -----
void initSPI0(UINT8 bauddiv, UINT8 cpol, UINT8 cpha) {
    // set SS,SCK,MOSI lines to Output
    // DDRM |= 0x38; // for HCS12C-Series
    // DDRS |= 0xe0; // for HCS12D-Series
    SPI0BR = bauddiv; // set SPI Rate
    // enable SPI, Master Mode, select clock polarity/phase
    SPI0CR1 = BM_SPE | BM_MSTR | (cpol ? BM_CPOL : 0) | (cpha ? BM_CPHA : 0);
    SPI0CR2 = 0; // as default
}

-----
UINT8 xferSPI0(UINT8 abyte) {
    while((SPI0SR & BM_SPTF) == 0) ; // wait until transmitter available
    SPI0DR = abyte; // start transfer
    while((SPI0SR & BM_SPIF) == 0) ; // wait until transfer finished
    return(SPI0DR); // read back data received
}

//=====
```

IIC-Bus

An den Pins PM6 und PM7 bietet der MC9S12Exx bei Bedarf einen Inter-IC-Bus (IIC/I2C/I²C) Anschluß. Diese Funktion wird von einem integrierten Hardwaremodul des Controllers unterstützt, eine Emulation durch Software erübrigt sich somit beim MC9S12E128.

Die beiden Busleitungen (SDA, SCL) sind mit den erforderlichen externen Pull-Up Widerständen ausgestattet (R9, R10).

Die IIC-Bussignale werden auf dem LVCS12 Modul zur Ansteuerung der Real Time Clock (IC6) und des seriellen EEPROM-Speichers (IC4) genutzt und stehen außerdem an X5/47+48 zur Verfügung.

Die Datei S12_IIC.C enthält eine Beispiel-Implementierung für das IIC-Modul des HCS12 im Master Mode unter Verwendung von Polling. Die Motorola Application Note AN2318 enthält darüber hinaus wertvolle Hinweise zur Implementierung interrupt-gesteuerter IIC-Funktionen.

Serieller EEPROM

Die MCU selbst enthält kein EEPROM, daher ist auf dem LVCS12 ein zusätzlicher, seriell angesteuerter Speicher vorgesehen. Der Speicherbaustein IC4 hat eine Kapazität von 256 kBit und verfügt über eine IIC-Bus Schnittstelle. Die Datei LVCS12_SEEP.C zeigt die Ansteuerung dieses Speicherbausteins:

```
//=====
// File: LVCSS12_SEEP.C - V1.01
//       for LVCS12 using 256kBit EEPROM 24LC256
//=====

/-- Includes -----
#include "datatypes.h"
#include "sl2_iic.h"
#include "lvcs12_seep.h"

/-- Defines -----
// device signature of 24LC256 (8 bit left-justified value)
#define SEEP_DEVICE_ID 0xA0

/-- Variables -----

static INT16 SEEP_ErrorCode;

/-- Code -----

void initSEEP(void) {
    SEEP_ErrorCode = SEEP_EC_OK;
}

//-----

INT16 peekSEEP(UINT16 addr) {
    UINT8 b;

    SEEP_ErrorCode = SEEP_EC_OK;
    startIIC();
    if(sendIIC(SEEP_DEVICE_ID + IIC_WRITE) != IIC_ACK)
        SEEP_ErrorCode = SEEP_EC_NOTRDY;
    else {
        if(sendIIC((UINT8)((addr >> 8) & 0x7f)) != IIC_ACK)
            SEEP_ErrorCode = SEEP_EC_ADDRERR;
        else {
            if(sendIIC((UINT8)addr) != IIC_ACK)
                SEEP_ErrorCode = SEEP_EC_ADDRERR;
            else {
                restartIIC();
                if(sendIIC(SEEP_DEVICE_ID + IIC_READ) != IIC_ACK)
                    SEEP_ErrorCode = SEEP_EC_RDERR;
                else {
                    b = receiveIIC(IIC_NOACK);
                }
            }
        }
    }
    stopIIC();
    if(SEEP_ErrorCode != SEEP_EC_OK)
        return SEEP_ErrorCode;
    return b;
}

//-----
```

```
INT16 pokeSEEP(UINT16 addr, UINT8 bval) {
    SEEP_ErrorCode = SEEP_EC_OK;
    startIIC();
    if(sendIIC(SEEP_DEVICE_ID + IIC_WRITE) != IIC_ACK)
        SEEP_ErrorCode = SEEP_EC_NOTRDY;
    else {
        if(sendIIC((UINT8)((addr >> 8) & 0x7f)) != IIC_ACK)
            SEEP_ErrorCode = SEEP_EC_ADDRERR;
        else {
            if(sendIIC((UINT8)addr) != IIC_ACK)
                SEEP_ErrorCode = SEEP_EC_ADDRERR;
            else {
                if(sendIIC(bval) != IIC_ACK)
                    SEEP_ErrorCode = SEEP_EC_WRERR;
            }
        }
    }
    stopIIC();
    return SEEP_ErrorCode;
}

//-----

INT16 getLastErrSEEP(void) {
    return SEEP_ErrorCode;
}

//=====
```

Indikator-LED

An Portpin PE7 ist eine Indikator-LED (D2)angeschlossen. Die Steuerung der Indikator-LED kann durch einige einfache Makros erfolgen, wie das folgende Headerfile zeigt.

```
//=====
// File: LVCS12_LED.H - V1.00
//=====

#ifndef __LVCS12_LED_H
#define __LVCS12_LED_H

//-- Macros -----

#define initLED()   PORTE |= 0x80; DDRE |= 0x80
#define offLED()   PORTE |= 0x80
#define onLED()    PORTE &= ~0x80
#define toggleLED() PORTE ^= 0x80

//-- Function Prototypes -----

/* module contains no code */

#endif //__LVCS12_LED_H =====
```

Real Time Clock

Auf dem LVCS12 Modul befindet sich eine Real Time Clock (Echtzeituhr, RTC) vom Typ R2051. Diese wird über den IIC-Bus angesprochen und stellt eine Zeitreferenz inkl. Kalenderinformation bereit.

Die RTC ist in der Lage, zyklisch bzw. zu vorgegebenen Zeitpunkten einen Interrupt auszulösen. Der Open-Drain Ausgang /INTR steht zu diesem Zweck als Signal /IRTC am Anschluß X6/8 des Moduls zur Verfügung und kann extern mit einem der Interrupteingänge (/IRQ, /XIRQ oder einer der I/O-Pins) verbunden werden.

Um die Funktion der RTC auch bei Ausfall der Hauptversorgungsspannung VCC aufrecht zu erhalten, kann die RTC-Spannung mit der Stützbatterie BT1 gepuffert werden. BT1 ist eine LiMn-Primärzelle mit 3V Zellenspannung. Die Umschaltung auf die Backup-Batterie wird von der RTC automatisch durchgeführt, sobald VCC unter einen Schwellwert von 2,4V sinkt. Zugleich wird unterhalb dieses Schwellwertes der /VDCC Ausgang der RTC betätigt. Schließt man die Lötbrücke BR7, kann dieses Signal als zusätzliche Resetquelle für die MCU verwendet werden.

Beispielroutinen zur Ansteuerung der RTC des LVCS12 sind in der Datei LVCS12_RTC.C enthalten.

7. Applikationshinweise

Verhalten nach Reset

Sobald die Resetleitung des Controllers freigegeben wird, holt sich die MCU die Information, an welcher Adresse das Programm des Anwenders beginnt. Der Controller liest hierzu den Resetvektor von den Speicherzellen \$FFFE und \$FFFF und springt dann an die dort angegebene Programmadresse.

Im Auslieferungszustand des LVCS12 Moduls ist im Flash-Bootblock (\$F000-\$FFFF) das Monitorprogramm TwinPEEKs abgelegt. Der Resetvektor verweist auf den Beginn dieses Monitorprogramms. In Folge dessen startet nach jedem Reset automatisch TwinPEEKs (weitere Erläuterungen: siehe Monitorbeschreibung).

Startup-Code

Jede Controllerfirmware beginnt mit einer Reihe von Anweisungen zur Initialisierung der Hardware. Im Fall des LVCS12 Moduls beschränken sich die *unbedingt notwendigen* Initialisierungen auf das Setzen des Stackpointers.

Die Abschaltung (bzw. ggf. die geeignete Initialisierung) des Watchdogs war bei früheren HC12-Derivaten zwingend notwendig. Beim MC9S12Exx hingegen ist der Watchdog nach Reset zunächst stets disabled.

Zusatzinformationen im Web

Wenn zusätzliche Informationen zu Hard- und Software des LVCS12 Modduls vorliegen, veröffentlichen wir diese auf unserer Website:

<http://elmicro.com/de/lvcs12.html>

8. Monitorprogramm TwinPEEKs

Software Version 2.3

Serielle Kommunikation

TwinPEEKs kommuniziert über die erste RS232 Schnittstelle ("SER0", X3) mit **19200 Baud**. Weitere Einstellungen: 8N1, kein Hardware- oder Softwarehandshake, kein Protokoll.

Autostart Funktion

Der TwinPEEKs Monitor überprüft nach Reset, ob die Port Pins PT4 und PT5 miteinander verbunden sind. Ist das der Fall, springt der Monitor zur Adresse \$8000. Durch dieses Feature wird es möglich, ein Anwenderprogramm automatisch zu starten, ohne den Resetvektor im geschützten Flash Boot Block ändern zu müssen.

Schreibzugriffe auf Flash EEPROM

Die CPU kann auf alle Ressourcen des Mikrocontrollers byteweise lesend zugreifen. Der Speichertyp spielt dabei keine Rolle. Bei Schreibzugriffen sind jedoch Besonderheiten zu beachten: Flash EEPROM muß vor der Programmierung gelöscht werden, die Programmierung erfolgt wortweise und der Zugriff muss stets auf eine gerade Wortadressen stattfinden.

Deshalb müssen zwei aufeinander folgende Einzelbytes zunächst zu einem Wort zusammengefaßt werden, welches "aligned", d.h. auf eine Wortgrenze ausgerichtet sein muss. TwinPEEKs berücksichtigt dies, kann jedoch das folgende Problem nicht verhindern:

Der Monitor verarbeitet S-Record Daten stets zeilenweise. Falls die letzte belegte Adresse in einer solchen S-Record-Zeile gerade ist, fehlt zunächst das für die Wort-Programmierung erforderliche zweite Byte. TwinPEEKs ergänzt in dieser Situation ein \$FF-Byte und kann nun das Datenwort programmieren.

Setzt sich der Datenstrom in der folgenden S-Record Zeile mit dem zuvor fehlenden Byte fort, müsste der Monitor an der fraglichen Wortadresse einen erneuten Schreibzugriff vornehmen, was jedoch nicht zulässig ist. Es kommt zu einem Schreibfehler ("not erased").

Es ist daher notwendig, S-Record Daten vor der Programmierung auf gerade Adressen auszurichten. Hierzu kann z.B. das frei erhältliche Motorola Tool SRECCVT verwendet werden:

```
SRECCVT -m 0x00000 0xfffff 32 -o <outfile> <infile>
```

Die Syntax ist im SRECCVT Reference Guide (PDF) beschrieben.

Redirected Interrupt Vectors

Die Interruptvektoren des HCS12 liegen am Ende des 64 KB umfassenden Adreßraumes, d.h. innerhalb des schreibgeschützten Monitorcodes. Um dennoch Interruptfunktionen in einem Anwenderprogramm zu ermöglichen, leitet der Monitor alle Interruptvektoren (außer den Resetvektor) auf Adressen im internen RAM um. Das Verfahren entspricht der Vorgehensweise des HC11 im Special Bootstrap Mode.

Das Anwenderprogramm setzt den benötigten Interruptvektor zur Laufzeit (vor der globalen Interruptfreigabe!), indem es einen Sprungbefehl in den RAM-Pseudovektor einträgt. Um z.B. den IRQ Interrupt nutzen zu können, muß ein Anwenderprogramm folgende Schritte ausführen:

```
ldaa #$06          ; JMP opcode to
staa $3FEE        ; IRQ pseudo vector
ldd #isrFunc      ; ISR address to
std $3FEF         ; IRQ pseudo vector + 1
```

Für C-Programme läßt sich eine Codesequenz nach folgendem Muster verwenden:

```
// install IRQ pseudo vector in RAM
// (if running with TwinPEEKs monitor)
*((unsigned char *)0x3fee) = 0x06; // JMP opcode
*((void (**)(void))0x3fef) = isrFunc;
```

Der folgende Ausschnitt aus dem Assemblerlisting des Monitorprogramms dokumentiert die Adressen der umgeleiteten Interruptvektoren (erste Spalte von links: ursprüngliche Vektoradresse, zweite Spalte: Adresse im RAM):

```

FF80 : 3F43          dc.w  TP_RAMTOP-189      ; reserved
FF82 : 3F46          dc.w  TP_RAMTOP-186      ; reserved
FF84 : 3F49          dc.w  TP_RAMTOP-183      ; reserved
FF86 : 3F4C          dc.w  TP_RAMTOP-180      ; reserved
FF88 : 3F4F          dc.w  TP_RAMTOP-177      ; PWM Emergency Shutdown
FF8A : 3F52          dc.w  TP_RAMTOP-174      ; VREG LVI
FF8C : 3F55          dc.w  TP_RAMTOP-171      ; PMF Fault 3
FF8E : 3F58          dc.w  TP_RAMTOP-168      ; PMF Fault 2
FF90 : 3F5B          dc.w  TP_RAMTOP-165      ; PMF Fault 1
FF92 : 3F5E          dc.w  TP_RAMTOP-162      ; PMF Fault 0
FF94 : 3F61          dc.w  TP_RAMTOP-159      ; PMF Gen C reload
FF96 : 3F64          dc.w  TP_RAMTOP-156      ; PMF Gen B reload
FF98 : 3F67          dc.w  TP_RAMTOP-153      ; PMF Gen A reload
FF9A : 3F6A          dc.w  TP_RAMTOP-150      ; T2 Pulse Accu Input Edge
FF9C : 3F6D          dc.w  TP_RAMTOP-147      ; T2 Pulse Accu Overflow
FF9E : 3F70          dc.w  TP_RAMTOP-144      ; Timer 2 Overflow
FFA0 : 3F73          dc.w  TP_RAMTOP-141      ; Timer 2 channel 7
FFA2 : 3F76          dc.w  TP_RAMTOP-138      ; Timer 2 channel 6
FFA4 : 3F79          dc.w  TP_RAMTOP-135      ; Timer 2 channel 5
FFA6 : 3F7C          dc.w  TP_RAMTOP-132      ; Timer 2 channel 4
FFA8 : 3F7F          dc.w  TP_RAMTOP-129      ; reserved
FFAA : 3F82          dc.w  TP_RAMTOP-126      ; T1 Pulse Accu Input Edge
FFAC : 3F85          dc.w  TP_RAMTOP-123      ; T1 Pulse Accu Overflow
FFAE : 3F88          dc.w  TP_RAMTOP-120      ; Timer 1 Overflow
FFB0 : 3FB8          dc.w  TP_RAMTOP-117      ; Timer 1 channel 7
FFB2 : 3FB8          dc.w  TP_RAMTOP-114      ; Timer 1 channel 6
FFB4 : 3F91          dc.w  TP_RAMTOP-111      ; Timer 1 channel 5
FFB6 : 3F94          dc.w  TP_RAMTOP-108      ; Timer 1 channel 4
FFB8 : 3F97          dc.w  TP_RAMTOP-105      ; FLASH
FFBA : 3F9A          dc.w  TP_RAMTOP-102      ; reserved
FFBC : 3F9D          dc.w  TP_RAMTOP-99       ; reserved
FFBE : 3FA0          dc.w  TP_RAMTOP-96       ; reserved
FFC0 : 3FA3          dc.w  TP_RAMTOP-93       ; IIC
FFC2 : 3FA6          dc.w  TP_RAMTOP-90       ; reserved
FFC4 : 3FA9          dc.w  TP_RAMTOP-87       ; Self Clock Mode
FFC6 : 3FAC          dc.w  TP_RAMTOP-84       ; PLL Lock
FFC8 : 3FAF          dc.w  TP_RAMTOP-81       ; reserved
FFCA : 3FB2          dc.w  TP_RAMTOP-78       ; reserved
FFCC : 3FB5          dc.w  TP_RAMTOP-75       ; reserved
FFCE : 3FB8          dc.w  TP_RAMTOP-72       ; Port AD
FFD0 : 3FBB          dc.w  TP_RAMTOP-69       ; ATD
FFD2 : 3FBE          dc.w  TP_RAMTOP-66       ; SCI2
FFD4 : 3FC1          dc.w  TP_RAMTOP-63       ; SCI1
FFD6 : 3FC4          dc.w  TP_RAMTOP-60       ; SCI0
FFD8 : 3FC7          dc.w  TP_RAMTOP-57       ; SPI0
FFDA : 3FCA          dc.w  TP_RAMTOP-54       ; T0 Pulse Accu Input Edge
FFDC : 3FCD          dc.w  TP_RAMTOP-51       ; T0 Pulse Accu Overflow
FFDE : 3FD0          dc.w  TP_RAMTOP-48       ; Timer 0 Overflow
FFE0 : 3FD3          dc.w  TP_RAMTOP-45       ; Timer 0 channel 7
FFE2 : 3FD6          dc.w  TP_RAMTOP-42       ; Timer 0 channel 6
FFE4 : 3FD9          dc.w  TP_RAMTOP-39       ; Timer 0 channel 5
FFE6 : 3FDC          dc.w  TP_RAMTOP-36       ; Timer 0 channel 4
FFE8 : 3FDF          dc.w  TP_RAMTOP-33       ; reserved
FFEA : 3FE2          dc.w  TP_RAMTOP-30       ; reserved
FFEC : 3FE5          dc.w  TP_RAMTOP-27       ; reserved
FFEE : 3FE8          dc.w  TP_RAMTOP-24       ; reserved
FFF0 : 3FEB          dc.w  TP_RAMTOP-21       ; RTI
FFF2 : 3FEE          dc.w  TP_RAMTOP-18       ; IRQ
FFF4 : 3FF1          dc.w  TP_RAMTOP-15       ; XIRQ
FFF6 : 3FF4          dc.w  TP_RAMTOP-12       ; SWI
FFF8 : 3FF7          dc.w  TP_RAMTOP-9        ; Illegal Opcode
FFFA : 3FFA          dc.w  TP_RAMTOP-6        ; COP Fail
FFFC : 3FFD          dc.w  TP_RAMTOP-3        ; Clock Monitor Fail
FFFE : 3F00          dc.w  main                ; Reset

```

Benutzungshinweise

Ein Monitorkommando besteht aus einem einzelnen Buchstaben, ggf. gefolgt von einer Liste von Argumenten. Alle Zahlenangaben erfolgen hexadezimal ohne weitere Vor- oder Nachsätze. Groß- und Kleinschreibung ist gleichermaßen zulässig.

Der für die CPU sichtbare Adreßraum umfaßt 64KB, die Adreßargumente sind demzufolge maximal vierstellig. Endadressen beziehen sich stets auf das dem Adreßbereich folgende (nicht enthaltene) Byte. Der Befehl "D 1000 1200" zeigt so z.B. den Adreßbereich von \$1000 bis inkl. \$11FF an.

Eingaben des Benutzers werden über einen Zeilenpuffer abgewickelt. Gültige ASCII-Zeichencodes liegen im Bereich \$20 bis \$7E. Mittels Backspace (\$08) kann das Zeichen links des Cursors gelöscht werden. Die <ENTER> Taste (\$0A) schließt die Eingabe ab.

Mit dem Monitorprompt wird die aktuell gültige Program Page (also der Inhalt des PPAGE Registers) ausgegeben.

Monitorbefehle

Blank Check

Syntax: B

Prüft, ob der gesamte Flash Memory (exkl. Monitorbereich) gelöscht ist. Falls dies *nicht* der Fall ist, wird die Nummer der ersten Page ausgegeben, in ein Byte ungleich \$FF gefunden wurde.

Dump Memory

Syntax: D [adr1 [adr2]]

Anzeige des Speicherinhaltes ab Adresse adr1 bis Adresse adr2. Ohne Angabe einer Endadresse werden die folgenden \$40 Bytes angezeigt. Der Inhalt von adr1 wird im Listing hervorgehoben.

Edit Memory

Syntax: E [addr {byte}]

Speicher editieren. Nach der Startadresse addr können bis zu vier Datenbytes {byte} angegeben werden (ermöglicht Word- und Doubleword-Writes). Die Daten werden unmittelbar geschrieben, danach kehrt die Funktion zur Eingabeaufforderung zurück.

Sind keine Daten {byte} in der Eingabezeile angegeben, wird der interaktive Modus gestartet. Der Monitor erkennt, wenn Speicherbereiche nur wortweise verändert werden können (Flash/EEPROM) und verwendet/erwartet in diesem Fall 16Bit-Daten. Der interaktive Edit-Mode kann durch Eingabe von "Q" beendet werden. Weitere Befehle sind:

```
<ENTER>  nächste Adresse
-         vorhergehende Adresse
=         gleiche Adresse
.         Ende (wie Q)
```

Fill Memory

Syntax: F adr1 adr2 byte

Füllt den Speicherbereich ab Adresse adr1 bis (exklusive) adr2 mit dem Wert byte.

Goto Address

Syntax: G [addr]

Ruft das Anwenderprogramm ab Adresse addr auf. Ein Rücksprung zum Monitor ist nicht vorgesehen.

Help

Syntax: H

Listet eine Kurzübersicht zu allen Monitorkommandos auf.

System Info

Syntax: I

Zeigt die Start- und Endadressen von Registerblock, RAM, EEPROM und Flash der MCU an und gibt die Prozessorkennung (PARTID) aus.

Load

Syntax: L

Lädt eine S-Record Datei in den Speicher. Es werden Daten-Records vom Typ S1 (16-Bit MCU-Adressen) und S2 (lineare 24-Bit Adressen) verarbeitet. S0-Records (Kommentarzeilen) werden übersprungen. S8- bzw. S9 Records werden als End-of-File-Markierung erkannt.

S2-Records verwenden lineare Adressen gemäß Motorola-Empfehlung. Der gültige Adressbereich startet für den MC9S12E128 bei 0xE0000 (0x38 * 16KB) und endet bei 0xFFFFF (0x40 * 16 KB - 1).

Beim Laden in nichtflüchtige Speicher (Flash) muß dieser Speicher zunächst gelöscht werden. Außerdem ist zu beachten, daß der Schreibzugriff nur wortweise erfolgen kann. Die S-Record Daten müssen ggf. entsprechend vorbereitet werden, um das Alignment zu gewährleisten (vergl. Erläuterung oben).

Das sendende Terminal (z.B. OC-Console) muß nach jeder übertragenen S-Record Zeile auf die Empfangsbestätigung (*) warten, um die Übertragungsgeschwindigkeit mit der Programmiergeschwindigkeit zu synchronisieren.

Move Memory

Syntax: M adr1 adr2 adr3

Kopiert den Speicherbereich ab Adresse adr1 bis (exklusive) Adresse adr2 nach Adresse adr3 und folgende.

Select PPAGE**Syntax:** P [page]

Selektiert eine Program Page (PPAGE). Diese Page wird daraufhin im 16KB-Page-Window von \$8000 bis \$BFFF sichtbar.

Erase Flash**Syntax:** X [page]

Löscht die angegebene Page (16KB) des Flashspeichers.

Ohne Angabe von page löscht der Befehl den gesamten Flash, abgesehen vom Monitorcode (zum Überschreiben des Monitors ist ein BDM-Tool wie ComPOD12/StarProg erforderlich).

9. Memory Map

Die Memory Map des Controllers wird vom Monitorprogramm TwinPEEKs wie folgt initialisiert (Achtung - z.T. abweichend von den Reset-Defaults!):

LVCS12.E128

Start	Ende	Belegung
\$0000	\$03FF	Steuerregister
\$2000	\$3FFF	8KB RAM (Default nach Reset: \$0000-\$1FFF) TwinPEEKs verwendet die oberen 512 Bytes
\$4000	\$7FFF	16KB Flash (identisch mit Page \$3E)
\$8000	\$BFFF	16KB Flash Page \$38 (Page \$38..\$3F mittels PPAGE frei wählbar)
\$C000	\$FFFF	16KB Flash (identisch mit Page \$3F) TwinPEEKs verwendet die oberen 4KB

Anhang

Literatur

- [1] Kreidl, Kupris, Thamm: Mikrocontroller-Design
Hardware- und Software-Entwicklung mit dem 68HC12/HCS12;
Carl Hanser Verlag; 2003

S-Record Format

Das von Motorola publizierte S-Record Format ist ein Dateiformat zur Definition von Objektdateien (Maschinencode, Executables) unter Verwendung einer textuellen (ASCII-) Notation, die es erlaubt, diese Objektdateien mit jedem beliebigen Texteditor zu betrachten oder zu ändern. Eine S-Record Datei besteht aus einer beliebigen Anzahl S-Records bzw. Zeilen. Eine jede Zeile hat die folgende logische Struktur:

ID	LEN	ADDR	DATA	CS	<EOL>
----	-----	------	------	----	-------

Das Feld ID gibt den S-Record Typ an. Relevant sind die Typen "S1", "S2", "S8", "S9" und gelegentlich "S0" (Kommentarrecord). Außer dem ID Feld bestehen alle weiteren Felder aus Paaren von Hexziffern, beispielsweise "A9", "55" oder "0F".

Das Feld LEN besteht aus einem derartigen Hexziffern paar und bestimmt die Anzahl der folgenden Ziffernpaare (enthält die Ziffernpaare der Felder ADDR, DATA und CS).

ADDR ist die Anfangsadresse der Datenbytes dieser Zeile. Das Feld besteht bei S1-Records aus zwei Byte (erst H-, dann L-Byte), d.h. aus zwei Ziffernpaaren.

DATA enthält die eigentlichen Codebytes, die das Maschinenprogramm bilden. DATA umfaßt (LEN - 3) Bytes bzw. Zeichenpaare bei S1-Records, (LEN-4) bei S2-Records.

Im Feld CS ist eine Prüfsumme enthalten. Sie wird gebildet aus den Werten der Zeichenpaare der Felder LEN, ADDR und DATA. CS ist das (niederwertigste Byte des) Einerkomplement der Summe aller vorgenannten Werte. EOL schließlich steht symbolisch für den durch CR, LF (\$0D, \$0A) gebildeten Zeilenvorschub.

Ein Beispiel soll die Handhabung verdeutlichen:

S1	13	2000	13A400262741010167CC10FF05C7A501	D1	<EOL>
----	----	------	----------------------------------	----	-------

Dieser S1-Record definiert \$13-3 = \$10 Bytes ab Adresse \$2000 des Zielsystems. Die Ziffernpaare des DATA Feldes ergeben eine Summe von \$04FB. Addiert man die \$13 aus dem LEN Feld sowie \$20 und \$00 aus dem ADDR Feld hinzu, ergibt sich ein Wert von \$052E. Das Einerkomplement des LSB (\$2E) ergibt \$D1. Dies ist der korrekte Wert für das Prüfsummenfeld.

Records vom Typ S2 enthalten ebenfalls Daten. Im Gegensatz zu S1-Records kommen bei S2-Records 24-Bit Adressen zum Einsatz. Demzufolge umfaßt das Adressfeld 6 statt 4 Stellen. Werden S2-Records verwendet, um Pagingdaten für den HC(S)12 zu definieren, errechnet sich die lineare 24-Bit Adresse wie folgt:

$$\text{ADDR24} = \text{PAGE} * 0\text{x}4000 + \text{OFFSET}$$

Neben den S1- und S2-Records, welche die eigentlichen Daten enthalten, werden S9- bzw. S8-Records als End-of-File Markierung verwendet. Abgesehen von dieser Terminierungs-Funktion kann in diesen Records die Startadresse des Programms vermerkt werden. Der Aufbau des S9-Records entspricht dem S1 Typ (S8 analog S9), wobei jedoch das Feld DAT leer bleibt. Das Feld ADDR spezifiziert die Startadresse des Programms. Ein typischer S9-Record sieht wie folgt aus:

S9	3	B600	46	<EOL>
----	---	------	----	-------

EMV Hinweise

Die Baugruppe entspricht den EMV-Vorschriften. Zur Stromversorgung ist sie an einer Batteriespannungsquelle mit 5,0 Volt (Einhaltung der Spannungsgrenzwerte beachten!) oder an ein Netzteil mit CE-Kennzeichnung anzuschließen. Der Einsatz einer Mikrocontrollerplatine geht stets einher mit einer mehr oder minder umfangreichen Modifikation der Baugruppe (spezielle Firmware, angeschlossene Peripheriebauteile). Der Hersteller kann den vom Kunden geplanten Einsatz der Baugruppe nicht vorhersehen und daher auch keine Vorhersagen über die EMV-Eigenschaften der modifizierten Baugruppe machen. Anwender ohne Zugriff auf ein EMV-Prüflabor sollten die folgenden Richtlinien beachten, die in der Regel eine einwandfreie Funktion der modifizierten Baugruppe gewährleisten:

Um sicherzustellen, daß die Baugruppe auch dann den EMV-Vorschriften entspricht, wenn Verbindungsleitungen zu anderen Geräten (z.B. Personalcomputer) angeschlossen werden oder die Baugruppe vom Kunden selbst mit weiteren Bauteilen nachgerüstet wird (z.B. Meßadapter oder Leistungsendstufen), empfehlen wir, die komplette Baugruppe in ein allseitig geschlossenes Metallgehäuse einzusetzen.

Wird ein LC-Display angeschlossen (ebenfalls auf CE-Kennzeichnung achten), so darf das Verbindungskabel nicht länger als 10 cm sein; hier ist auf jeden Fall ein Metallgehäuse vorzusehen. Wenn für die Programmentwicklung oder die spätere Anwendung die RS232 Schnittstelle benötigt wird, so ist ein max. 10cm langes Kabel zur Verbindung mit der Anschlußbuchse zu verwenden. Die geschirmte Anschlußbuchse ist fest mit dem Metallgehäuse zu verschrauben. Extern zur Verbindung verwendete Anschlußkabel müssen, ebenso wie der Hostrechner (PC), mit dem CE-Zertifizierungszeichen versehen sein.

Es wird darauf hingewiesen, daß der Anwender selbst dafür verantwortlich ist, daß eine veränderte, erweiterte, mit anderen als vom Hersteller gelieferten IC's bestückte oder mit Anschlußkabeln versehene Baugruppe den EMV-Vorschriften entspricht.